FPGA fejlesztést segítő .NET alapú keretrendszer fejlesztése

2018-2019 tavasz

Szoftver

Téma leírása

A hallgató feladata egy olyan .NET (C#) alapú keretrendszer fejlesztése, amiben Verilog fejlesztési szabályokat követve lehet alkalmazást fejleszteni, majd ebből Verilog kódot generálni.

A keretrendszer lényege, hogy bonyolult, nehezen leírható, változatos bemeneti adatokkal is szimulálhatóvá válik a fejlesztendő rendszer, valamint könnyen összeköthető akár más egységekkel is, melyeknek a működését nem feltétlenül ilyen szemlélettel készítünk el, így segítve a fejlesztést.

További szempont, hogy a megírt C# kódból Verilog kód legyen generálható, néhány lehetséges szempont:

  • Modul be-és kimenetek leírásának generálása
  • Always @ blokkok, értékadások és feltételvizsgálatok kezelése
  • Szekvenciális programból állapotgép generálása
  • Órajel domének kezelése
  • Wishbone busz használat
 
A keretrendszer kezdeti változata elkészült, a fejlesztés ezt felhasználva, kiegészítve történne.

Maximális létszám: 1 fő