SDRAM vezérlő fejlesztése FPGA-hoz

2021-2022 tavasz

Nincs megadva

Téma leírása

A hallgató feladata megismerkedni az SDR és DDR SDRAM típusú memóriákkal, valamint elkészíteni egy alacsonyszintű vezérlőt verilog nyelven, majd egy meglévő hardveren éleszteni vagy egy kiegészítő nyákot tervezni egy fejlesztőpanelhez és azon éleszteni.

Távlati cél, hogy a vezérlő négy párhuzamos adatcsatornát kezel, minden csatorna egy-egy bank-ban helyezkedik el. A négy adatcsatornából kettőt írni kell, egyet olvasni és egyet írni-olvasni, továbbá két-két csatorna logikai címét megcserélni. 

Az implementáció elkészítéséhez használható egy egyedi C# alapú verilog-szerű hardverleírás tesztelésére szolgáló szimulációs környezet.

További részletekkel kapcsolatban keress teams-en, személyesen vagy emailben!

Maximális létszám: 1 fő