JPEG tömörítés megvalósítása FPGA-val

2023-2024 tavasz

Hardver (és szoftver firmware)

Téma leírása

Számos nyílt forráskódú jpeg tömörítő (Verilog) implementáció érhető el, cél ezek közül egyet portolni és módosítani a következő feltételekhez

-Lattice LFE5U-25F FPGA-hoz.

-Nyers bayer mintájú kép kezelése (pl. 4 független, szürkeárnyalatos csatorna kezelésével)

(Az eredmény a későbbiekben Ethernet kapcsolaton keresztül, UDP csomagokban továbbítandó, de a modul fejlesztése során pl. UART is használható a kommunikációhoz.)

Nem szükséges a szabvány teljes körű implementálása (pl. fejléc továbbítás nem kell), amennyiben szükséges, el is lehet térni tőle. A dekódolás PC-n, saját szoftverrel történik.

Maximális létszám: 1 fő