Kis késleltetésű videóátviteli rendszer fejlesztése
2024-2025 ősz
Nincs megadva
Téma leírása
A feladat valósidejű, kis késleltetésű videoátvitelhez kapcsolódik, egy nagyobb témakör részfeladatának megoldása. Cél minimális késleltetéső videoátviteli rendszer fejlesztése, melynek lehetőleg minél több eleme saját kézben van, így egyedi igényekhez, körülményekhez könnyen igazítható.
A témában korábban elkészült egy prototípus STM32 és FPGA (MachXO2) fejlesztőkártyák alkalmazásával (FPGA illesztette a kamerát, szűrte/leméretezte a képi adatokat, majd továbbította az STM32 felé, ami hardveres JPEG tömörítővel tömörítette és ethernet interfészen továbbította a képeket), valamint egy FPGA-s kártya (ECP5 alapú) illesztő áramkör, mely tartalmaz kamera és ethernet interfészt.
-Előbbi egy kisebb teljesítményű FPGA, így teljes funkcionalitás nem érhető el, de demonstrációs célokból készíthető hozzá egy dedikált és kisméretű nyák.
-Utóbbi egy hosszabbtávú projekt, ahol még megoldásra vár a MIPI kamera interfész implementálása a nagyobb teljesítményű FPGA-hoz, amihez jó kiindulást biztosít a fentebbi megoldás, valamint az fgpa-ra az UDP adatküldés is implementálásra vár. A JPEG tömörítéshez léteznek nyílt forrású implementációk, feladat ezt is a projektbe implementálni.
Amennyiben van kedved nyákot tervezni, vagy FPGA-kkal ismerkedni a projekt keretén belül, keress Teams-en vagy emailben!
Maximális létszám:
1 fő