UDP csomagküldő modul fejlesztése FPGA-hoz
2024-2025 ősz
Nincs megadva
Téma leírása
A feladat célja megismerkedni az (PHY) Ethernet illesztők funkcióival, használatával, MII vagy RMII interfészekkel, valamint ezekkel szabványos UDP csomagok küldésével, ehhez egy Verilog IP fejlesztése.
Léteznek erre a célra elérhető modulok, ez is felhasználható a munka során. Rendelkezésre áll Lattice gyártmányú FPGA és nyák, így hardver tervezése nem szükséges, de lehetőség is van rá.
Amennyiben érdekel a téma, keress emailben vagy Teams-en!
Maximális létszám:
1 fő