Kis késleltetésű videóátviteli rendszer fejlesztése

2024-2025 tavasz

Nincs megadva

Téma leírása

A feladat valósidejű, kis késleltetésű videoátvitelhez kapcsolódik, egy nagyobb témakör részfeladatának megoldása. Cél minimális késleltetéső videoátviteli rendszer fejlesztése, melynek lehetőleg minél több eleme saját kézben van, így egyedi igényekhez, körülményekhez könnyen igazítható.

A témában korábban elkészült egy prototípus STM32 és FPGA (MachXO2) fejlesztőkártyák alkalmazásával (FPGA illesztette a kamerát, szűrte/leméretezte a képi adatokat, majd továbbította az STM32 felé, ami hardveres JPEG tömörítővel tömörítette és ethernet interfészen továbbította a képeket), valamint teszteléshez rendelkezésre áll egy Certus-NX Versa devkit.

-Előbbi egy kisebb teljesítményű FPGA, így teljes funkcionalitás nem érhető el, de demonstrációs célokból készíthető hozzá egy dedikált és kisméretű nyák.

-Utóbbi tartalmazza egy erősebb FPGA-t, ethernet interfészeket, valamint egy kamera csatlakozót (sajnos kicsit más) típushoz. Ezen megvalósíthatóak a teljes feladat részei (mipi fogadás, jpeg tömörítés, etherneten udp küldés). Egy korábbi fejlesztés keretében elkészült egy jpeg kódoló erre az fpga-ra, cél ezt integrálni további részfeladatokkal (mipi fogadó, udp küldés), illetve egy kisebb méretű optimalizált hardver tervezése és megvalósítása. 

Amennyiben van kedved nyákot tervezni, vagy FPGA-kkal ismerkedni a projekt keretén belül, keress Teams-en vagy emailben!

Maximális létszám: 1 fő